Адресная память

1

Устройства оперативной памяти, допускающие произвольное обращение с непосредственным доступом, выполняются как устройства адресной памяти, при этом адреса, выполняемой операции и получаемых данных при записи или воспроизводстве данных, при чтении устройство реализует возлагаемые на него функции.

Адресные ЗУ могут быть представлены следующим общей схемой:

1

В устройство входит регистр адреса (РгА) с количеством двоичных разрядов к ≥ Log2 N (количество запоминающих элементов).

Блок адресной выборки (БАВ), с помощью которого на основе полученного адреса, с использованием дешифратора, адреса активируется 1 из элементов запоминающего массива (ЗМ). ЗМ содержит N запоминающих элементов, каждый из которых может хранить n двоичных разрядов информации. Число n (двоичный разряд, по которому осуществляется доступ при задании адреса) называется шиной выборки.

Блок усилителей записи (БУЗ) и блок усиления считывания (БУС)  используется для усиления и формирования соответствующих сигналов.

Регистр информации (РгИ), в котором принимаются данные при записи и в котором размещаются данные при считывании.

Управляет работой ЗУ, т.е. формирует распределённую во времени последовательность сигналов управления, блок управления памяти (БУП).

В качестве входных сигналов используются обращение и тип выполняемой операции (обращение – выбор данного устройства).

В настоящее время ёмкость устройств с адресной выборкой обычно составляет ≈ 128MB. При этом время цикла занимает несколько десятков нс.


Оставить комментарий

  • Список наук

  • Образовательные статьи